英特爾代工服務近日公布了一項技術進展，推出用于驗證先進封裝制造能力的“AI芯片測試載具”。這一測試載具并非面向終端市場的產品，而是類似汽車行業中的概念車或測試車，主要用于驗證工藝和設計的可行性。
根據披露的技術文檔，該測試載具采用系統級封裝（SiP）設計，光罩尺寸為常規的8倍。其內部集成了4個大型邏輯計算單元、12個HBM4級別的內存堆棧以及2個I/O單元，展現了英特爾在芯片集成方面的技術實力。與上月展示的“16邏輯單元+24內存堆?！备拍钅Ｐ筒煌?，此次方案更貼近實際量產能力。
在核心工藝層面，測試載具的邏輯單元應用了英特爾最先進的18A制程技術，集成了全環繞柵極晶體管（RibbonFET）和背面供電技術（PowerVia）。這些技術有助于提升芯片性能并優化功耗表現，為后續量產產品奠定了基礎。
芯片互連方面，英特爾采用了EMIB-T 2.5D嵌入式橋接技術。通過在橋接器中引入硅通孔（TSV），電力和信號可實現橫向與垂直雙向傳輸，顯著提高了互連密度。該設計支持高達32 GT/s的UCIe接口標準，為多芯片協同工作提供了高速通道。
在芯片堆疊技術上，英特爾利用Foveros系列封裝技術（包括2.5D、Foveros-R和Foveros Direct 3D）實現芯粒垂直堆疊。底層18A-PT基礎芯片位于計算單元下方，可承擔大容量緩存或額外處理任務，進一步提升了系統整體效率。
供電系統是此次技術展示的另一亮點。英特爾引入了集成電壓調節器（IVR）技術，結合嵌入式同軸磁性電感器（CoaxMIL）和多層電容網絡（如Omni MIM），構建了完整的供電創新體系。與臺積電CoWoS-L將電壓調節器置于中介層的設計不同，英特爾選擇將其置于每個堆棧及封裝下方，以更好應對生成式AI負載帶來的瞬時電流波動，確保電力供應的穩定性和清潔度。
