英特爾代工服務部門近日公布了一項關鍵技術進展，其研發的“AI芯片測試載具”正式亮相。這款測試載具并非面向終端市場的產品，而是用于驗證先進封裝工藝可行性的工程樣機，類似于汽車行業的概念車或測試車輛，主要承擔技術驗證與工藝優化的功能。
根據技術文檔披露，該測試載具采用系統級封裝（SiP）設計，其光罩尺寸達到常規標準的8倍。內部集成了4個大型邏輯計算單元、12個HBM4規格內存堆棧以及2個I/O控制單元。與上月展示的“16邏輯單元+24內存堆棧”概念模型相比，此次方案更貼近實際量產能力，標志著英特爾在先進封裝領域的技術成熟度邁上新臺階。
核心工藝層面，測試載具的邏輯計算單元搭載了英特爾最前沿的18A制程技術。該制程整合了全環繞柵極晶體管（RibbonFET）與背面供電網絡（PowerVia）兩大創新技術，前者通過3D柵極結構提升晶體管密度，后者則通過優化供電路徑降低能耗。這種組合設計為高密度計算芯片提供了性能與能效的雙重保障。
在芯片互連方案上，英特爾采用了改進版的EMIB-T 2.5D嵌入式橋接技術。通過在硅中介層中嵌入垂直硅通孔（TSV），實現了電力與信號的橫向-縱向混合傳輸，互連密度較傳統方案提升顯著。該技術支持最高32 GT/s的UCIe接口標準，為多芯粒協同工作提供了高速數據通道。
針對三維集成需求，英特爾部署了Foveros系列封裝技術，涵蓋2.5D混合封裝、3D直接鍵合等多種變體。通過將18A-PT基礎芯片作為底層載體，計算芯粒可垂直堆疊于其上，形成“計算+緩存+任務處理”的分層架構。這種設計既提升了內存訪問效率，又為復雜AI算法提供了靈活的硬件支持。
供電系統創新是該測試載具的另一亮點。英特爾采用分布式電壓調節方案，將集成電壓調節器（IVR）部署在每個堆棧單元下方，而非集中于中介層。配合嵌入式同軸磁性電感器（CoaxMIL）與多層電容網絡（Omni MIM），該系統可實時響應AI負載的瞬時電流波動，在維持電壓穩定性的同時降低供電損耗。這種架構與臺積電CoWoS-L的集中式供電形成鮮明對比，更適應高并發計算場景的需求。
