英特爾代工服務(wù)近日公布了一項(xiàng)關(guān)于先進(jìn)封裝技術(shù)的最新進(jìn)展，其發(fā)布的“AI芯片測(cè)試載具”技術(shù)文檔，成為驗(yàn)證其在該領(lǐng)域制造實(shí)力的重要依據(jù)。這一測(cè)試載具并非面向終端市場(chǎng)的產(chǎn)品，而是類似于汽車廠商的概念車或測(cè)試車，主要用于驗(yàn)證制造工藝和設(shè)計(jì)思路的可行性。

根據(jù)技術(shù)文檔披露，該測(cè)試載具采用系統(tǒng)級(jí)封裝（SiP）設(shè)計(jì)，其光罩尺寸達(dá)到常規(guī)的8倍。內(nèi)部集成了4個(gè)大型邏輯計(jì)算單元、12個(gè)HBM4級(jí)別的內(nèi)存堆棧以及2個(gè)I/O單元，這種高密度集成方案顯著提升了芯片性能。與上月展示的“16邏輯單元+24內(nèi)存堆棧”概念模型相比，此次方案更貼近實(shí)際量產(chǎn)能力，標(biāo)志著英特爾在先進(jìn)封裝領(lǐng)域已具備規(guī)模化生產(chǎn)條件。

在核心工藝層面，測(cè)試載具的邏輯單元采用英特爾最先進(jìn)的18A制程技術(shù)，集成了兩項(xiàng)關(guān)鍵創(chuàng)新：RibbonFET全環(huán)繞柵極晶體管和PowerVia背面供電技術(shù)。前者通過(guò)優(yōu)化晶體管結(jié)構(gòu)提升能效比，后者則通過(guò)重新布局供電網(wǎng)絡(luò)降低功耗，二者協(xié)同作用為芯片性能突破奠定基礎(chǔ)。

芯片互連技術(shù)方面，英特爾引入了EMIB-T 2.5D嵌入式橋接方案。該技術(shù)通過(guò)在橋接器內(nèi)部嵌入硅通孔（TSV），實(shí)現(xiàn)電力與信號(hào)的橫向及垂直傳輸，使互連密度達(dá)到行業(yè)領(lǐng)先水平。設(shè)計(jì)支持最高32 GT/s的UCIe接口標(biāo)準(zhǔn)，為多芯粒協(xié)同工作提供高速數(shù)據(jù)通道。

針對(duì)三維集成需求，英特爾采用Foveros系列封裝技術(shù)，涵蓋2.5D、Foveros-R及Foveros Direct 3D等多種變體。通過(guò)垂直堆疊芯粒（Chiplets），底層18A-PT基礎(chǔ)芯片可承擔(dān)大容量緩存或輔助計(jì)算任務(wù)，形成分層處理架構(gòu)。這種設(shè)計(jì)既提升了計(jì)算密度，又優(yōu)化了能效表現(xiàn)。

供電系統(tǒng)創(chuàng)新是該測(cè)試載具的另一亮點(diǎn)。英特爾集成全套供電解決方案，包括Semi集成電壓調(diào)節(jié)器（IVR）、嵌入式同軸磁性電感器（CoaxMIL）及多層電容網(wǎng)絡(luò)（如Omni MIM）。與臺(tái)積電CoWoS-L將電壓調(diào)節(jié)器置于中介層的設(shè)計(jì)不同，英特爾選擇將其部署在每個(gè)堆棧及封裝下方。這種布局可有效應(yīng)對(duì)生成式AI負(fù)載引發(fā)的瞬時(shí)電流波動(dòng)，在保持電壓穩(wěn)定性的同時(shí)降低能量損耗。